根據(jù)國外媒體報(bào)道，臺灣半導(dǎo)體制造公司(http://www.weberwork.com/company/)（TSMC）在 2nm 半導(dǎo)體制造節(jié)點(diǎn)的研發(fā)方面取得了重要突破：。

  臺積電有望在 2023 年中期進(jìn)入 2nm 工藝的試生產(chǎn)階段，并于一年后開始批量生產(chǎn) 。

  目前，臺積電最新的制造工藝是其第一代5納米工藝，將用于為iPhone  12等設(shè)備(http://www.weberwork.com/sell/l_4/)制造處理器。

  臺積電的2納米工藝將采用差分晶體管設(shè)計(jì)。這種設(shè)計(jì)被稱為多橋溝道場效應(yīng)晶體管(MBCFET)，是對以前鰭式場效應(yīng)晶體管設(shè)計(jì)的補(bǔ)充。

  臺積電第一次決定為其晶體管設(shè)計(jì)MBCFET，而不是將其交給晶圓代工廠。三星于去年4月宣布了其3nm制造工藝的設(shè)計(jì)，其MBCFET設(shè)計(jì)是對2017年與IBM共同開發(fā)并推出的GAAFET晶體管的改進(jìn)。

  與GAAFET相比，三星的MBCFET使用納米線。這增加了可用于導(dǎo)電的表面積，更重要的是，它允許設(shè)計(jì)者在不增加橫向表面積的情況下向晶體管添加更多柵極。

  臺積電預(yù)測，其2納米工藝芯片的產(chǎn)量將在2023年達(dá)到驚人的90%。如果是這樣，工廠將能夠改進(jìn)其制造工藝，并在2024年輕松實(shí)現(xiàn)大規(guī)模生產(chǎn)。

  三星表示，在發(fā)布MBCFET時(shí)，預(yù)計(jì)3nm晶體管的功耗比7nm設(shè)計(jì)分別降低30%和45%，性能提升30%。